Searching PAJ 1/1 ページ

### PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09-120687 (43)Date of publication of application: 06.05.1997

(51)Int.Cl. G11C 15/04

(21)Application number: 08-238868 (71)Applicant: INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing: 10.09.1996 (72)Inventor: BRACERAS GEORGE M

EVANS DONALD A WISTORT REID A


(30)Priority

Priority number: 95 527480 Priority date: 13.09.1995 Priority country: US

#### (54) CONTENT-ADDRESSABLE MEMORY OR DATA PROCESSING SYSTEM

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a complete associative type CAM, in which a strobe is not required and the whole performance of the CAM can be improved. SOLUTION: In the CAM, the fact of coincidence with an address, to which only one of the entries of the CAM is applied. It is assembled that the address does not coincide with another CAM entry at the time of coincidence with the address, to which the entry of the CAM is applied. Accordingly, when a certain entry in a memory-array is accessed, it can be judged that the coincidence line of the CAM entry, which does not correspond to the above-mentioned coincidence entry in a memory, remains separately charged. A proper memory- bit can be selected without using a strobe by employing such other state information.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平9-120687

(43)公開日 平成9年(1997)5月6日

 (51) Int.Cl.<sup>6</sup>
 識別記号
 庁内整理番号
 F I
 技術表示箇所

 G 1 1 C 15/04
 G 1 1 C 15/04
 B

#### 審査請求 未請求 請求項の数20 OL (全 12 頁)


(21)出願番号	特願平8-238868	(71)出願人	390009531
			インターナショナル・ビジネス・マシーン
(22)出願日	平成8年(1996)9月10日		ズ・コーポレイション
			INTERNATIONAL BUSIN
(31)優先権主張番号	08/527480		ESS MASCHINES CORPO
(32)優先日	1995年 9 月13日		RATION
(33)優先権主張国	米国(US)		アメリカ合衆国10504、ニューヨーク州
			アーモンク (番地なし)
		(72)発明者	ジョージ・マリア・プラセラス
			アメリカ合衆国05446 バーモント州コル
			チェスター キャニヨン・エステート・ド
			ライプ 12
		(74)代理人	弁理士 合田 潔 (外2名)
			最終頁に続く

#### (54) 【発明の名称】 データ処理システムのための内容アドレス可能メモリ

#### (57)【要約】

【課題】 ストローブの必要をなくし C A Mの全体的パフォーマンスを改善する、完全連想式 C A Mを提供する。

【解決手段】 本発明によるCAMは、CAMのエントリのただ1つが、印加されるアドレスに一致するという事実を利用する。CAMのエントリが印加されたアドレスに一致した場合、そのアドレスは他のCAMエントリとは一致しなかったと想定される。したがって、メモリ・アレイ内のあるエントリにアクセスする場合、メモリ内で前記の一致エントリに対応していないCAMエントリの一致線は、それぞれ事前充電された状態のままであると判断することができる。このような他の状態情報を用いることによって、ストローブを使用せずに適切なメモリ・ビットを選択することができる。



2

#### 【特許請求の範囲】

【請求項1】複数のCAMエントリを有する比較アレイと、それぞれある値を有するメモリ要素を有する複数のRAMエントリを有するメモリ・アレイとを備える内容アドレス可能メモリであって、

1

前記比較アレイが、

アドレスを受信するアドレス受信手段と、

前記アドレスをCAMエントリと比較して前記アドレスがCAMエントリと一致するかどうかを決定する比較手段と、

各CAMエントリごとにそれがアドレスと一致しているかどうかを示すミス出力信号を発生し、かつ前記ミス出力信号の論理的組合せを表す組合せ出力信号を発生するための第1の出力手段とを備え、

前記メモリ・アレイが、

前記比較アレイから前記ミス出力信号及び前記組合せ出 力信号を受信するための出力受信手段と、

前記ミス出力信号及び前記組合せ出力信号からRAMエントリを選択するための選択手段と、

選択されたRAMエントリのメモリ要素の値を示すRAM出力信号をメモリ・アレイから発生するための第2の出力手段とを備える、

内容アドレス可能メモリ。

【請求項2】前記RAM出力信号が、選択されたRAM エントリの値の真数及び補数を示すことを特徴とする、 請求項1に記載の内容アドレス可能メモリ。

【請求項3】前記アドレス受信手段が複数のアドレス線を含むことを特徴とする、請求項1に記載の内容アドレス可能メモリ。

【請求項4】前記比較手段が、

CAMエントリに関連する複数のCAMメモリ要素と、CAMエントリに関連し、それぞれがCAMメモリ要素及びアドレス受信手段からの入力を受信する複数のXORゲートと、

ドレインを有し、それぞれがXORゲートによって駆動 される複数のNFETと、

高低の状態を有し、CAMエントリに関連し、各NFE Tのドレインがそれに接続される、一致線とを備えることを特徴とする、請求項1に記載の内容アドレス可能メモリ。

【請求項5】前記一致線が高に事前充電されており、XORゲートにより受信されたCAMメモリ要素からの入力がアドレス受信手段からの入力と一致しない場合に、NFETによって低に駆動されることを特徴とする、請求項4に記載の内容アドレス可能メモリ。

【請求項6】前記第1の出力手段が、

それぞれがCAMエントリに関連し、ある状態を有する 複数の一致線と、

それぞれが一致線の状態を反転し、それによってミス信号を生成する複数のインバータと、

それぞれが複数のミス信号の状態を比較して組合せ信号を出力する複数の論理ゲートとを備えることを特徴とする、請求項1に記載の内容アドレス可能メモリ。

【請求項7】前記論理ゲートがANDゲートであることを特徴とする、請求項6に記載の内容アドレス可能メモリ。

【請求項8】前記出力受信手段が、前記第1の出力手段から受信された複数のミス線を備えることを特徴とする、請求項1に記載の内容アドレス可能メモリ。

【請求項9】前記選択手段が、ソースとドレインを有し、それぞれがRAMエントリに関連しかつRAMエントリの値によって駆動される複数の第1のNFETと、ソースとドレインを有し、それぞれのソースが第1のNFETのドレインに接続されかつそれぞれが比較アレイから受信したミス出力信号によって駆動される複数の第2のNFETと、第2のNFETのドレイン及び組合せ出力信号に接続された出力選択手段とからなり、前記出力選択手段が、組合せ出力信号を用いてアドレスと一致するエントリの値を選択することを特徴とする、請求項1に記載の内容アドレス可能メモリ。

【請求項10】前記出力選択手段がマルチプレクサであることを特徴とする、請求項9に記載の内容アドレス可能メモリ。

【請求項11】メモリ・アドレス要求を内容アドレス可能メモリに送る処理装置と、

複数のCAMエントリを有する比較アレイと、

それぞれある値を有するメモリ要素を有する複数のRAMエントリを有するメモリ・アレイとを備える、内容アドレス可能メモリからデータを検索するためのデータ処理システムであって、

前記比較アレイが、

アドレス受信用のアドレス受信手段と、

前記アドレスをCAMエントリと比較して両者が一致するかどうかを決定するための比較手段と、

各CAMエントリごとにそれがアドレスと一致するかどうかを示す出力信号を発生し、かつ前記ミス出力信号の 論理的組合せを表す組合せ出力信号を発生するための第 1の出力手段とを備え、

前記メモリ・アレイが、

40 比較アレイから前記ミス出力信号及び前記組合せ出力信号を受信するための出力受信手段と、

ミス出力信号及び組合せ出力信号からRAMエントリを 選択するための選択手段と、

選択されたRAMエントリのメモリ要素の値を示すRAM出力信号をメモリ・アレイから発生し、該RAM出力信号を処理装置に送るための第2の出力手段とを備える、データ処理システム。

【請求項12】前記RAM出力信号が、選択されたRA Mエントリの値の真数及び補数を示すことを特徴とす 50 る、請求項11に記載のデータ処理システム。 3

【請求項13】前記アドレス受信手段が複数のアドレス線を備えることを特徴とする、請求項11に記載のデータ処理システム。

【請求項14】前記比較手段が、

CAMエントリに関連する複数のCAMメモリ要素と、CAMエントリに関連し、それぞれがCAMメモリ要素及びアドレス受信手段からの入力を受信する複数のXORゲートと、

ドレインを有し、それぞれがXORゲートにより駆動される複数のNFETと、

高低の状態を有し、CAMエントリに関連し、各NFETのドレインがそれに接続される一致線とを備えることを特徴とする、請求項11に記載のデータ処理システム

【請求項15】前記一致線が高に事前充電されており、 XORゲートによって受信されたCAMメモリ要素から の入力がアドレス受信手段からの入力と一致しない場合 に、NFETにより低に駆動されることを特徴とする、 請求項14に記載のデータ処理システム。

【請求項16】前記第1の出力手段が、

それぞれが C A Mエントリに関連し、ある状態を有する 複数の一致線と、

それぞれが一致線の状態を反転し、それによってミス信号を生成する複数のインバータと、

それぞれが複数のミス信号の状態を比較して組合せ信号を出力する複数の論理ゲートとを備えることを特徴とする、請求項11に記載のデータ処理システム。

【請求項17】前記論理ゲートがANDゲートであることを特徴とする、請求項16に記載のデータ処理システム。

【請求項18】前記出力受信手段が、第1の出力手段から受信した複数のミス線を備えることを特徴とする、請求項11に記載のデータ処理システム。

【請求項19】前記選択手段が、

ソースとドレインを有し、それぞれが R A M エントリに 関連しかつ R A M エントリの値によって駆動される複数 の第 1 の N F E T と、

ソースとドレインを有し、それぞれのソースが第1のNFETのドレインに接続されかつそれぞれが比較アレイから受信したミス出力信号によって駆動される複数の第2のNFETと、

第2のNFETのドレインと組合せ出力信号とに接続された出力選択手段とからなり、前記出力選択手段が組合せ出力信号を用いて前記アドレスと一致するエントリの値を選択することを特徴とする、請求項11に記載のデータ処理システム。

【請求項20】前記出力選択手段がマルチプレクサであることを特徴とする、請求項19に記載のデータ処理システム。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高速メモリを使用してデータのルックアップを行うデータ処理システムに関する。より詳細には、本発明は、そのようなシステムにおける完全連想式内容アドレス可能メモリに関する。

[0002]

【従来の技術】アドレスや位置ではなく内容によってアクセスされるメモリ装置は、連想メモリまたは内容アドレス可能メモリ(CAM)と呼ばれる。任意のワードを10任意の記憶位置に保持することができるとき、そのメモリは完全連想式である。

【0003】ワードをCAMから読み取るとき、そのワードの内容またはワードの一部が指定される。メモリは指定された内容と一致するワードを探し出し、読取りのためにそれをマークする。

【0004】図1は従来のCAMを実施するのに必要な 論理的構成要素の概要を示すブロック図である。この図 には、アドレス・レジスタ110、キー・レジスタ11 2、比較アレイ114、メモリ・アレイ116が示され 20 ている。このようなCAMは従来技術において公知であ る。

【0005】図2及び図3は、図1のブロック114の回路と同様の、従来技術による比較アレイを実施した回路を示す。図2は図3に続く。この図には、線210をメンバーとする1組のアドレス線(ADDR)と、エントリ212など同一エントリの列が示されている。エントリ212は、一致線0とワード線0を含む。

【0006】エントリ212はまた、1行のXORゲート及び対応するNFETをも含む。各XORゲートはアドレス線及びメモリ要素からの入力を受信する。メモリ要素の内容は、図示されていない回路を使用して設定される。各XORゲートの出力は、そのドレインが一致線に接続されているNFETを駆動する。各一致線は、PFETにより高状態に事前充電(プリチャージ)されている。また、各一致線はストローブとANDされて、ワード線上に出力を生成する。

【0007】例えば、XORゲート214はアドレス線210及びメモリ要素216からの入力を受信する。ゲート214はNFET218を駆動する。NFET21408のドレインは、一致線0に接続される。一致線0は図3のPFET220により高に事前充電される。一致線0とストローブ線222は、ANDゲート224に入力される。ANDゲート224の出力はワード線0である。

【00008】使用に際しては、アドレス・レジスタ11 0の内容はキー・レジスタ112によってマスクされ、 その結果得られるビットがアドレス線に印加される。各 一致線は高に事前充電されている。各XORゲートはそ のアドレス線上の信号をメモリ要素の信号と比較し、そ 50 の出力でNFETを駆動する。XORゲートの出力が高 のときは、NFETは一致線を低に駆動する。次いでス トローブ222はCAM内の各エントリの一致線をサン プリングし、その結果がメモリ・アレイ116に送られ る。

【0009】図4及び図5は、メモリ・アレイ116の 典型的なメモリ・アレイ・ビット・スライスを示し、従 来技術を理解するのに必要な要素を示している。図4は 図5に続く。図4に示されるように、メモリ要素エント リ0はNFET310を駆動し、メモリ要素0の反転が ドレインは、それぞれNFET314と316のソース に接続されている。NFET314と316はワード線 0によって駆動される。NFET314と316のドレ インは、それぞれビット線318と320に接続されて いる。ビット線318と320は、図5のPFET32 2と324により高に事前充電されている。事前充電さ れたビット線は次いで反転され、アレイ・ビット・スラ イスの真出力及び補出力となる。

【0010】実際、高のワード線はその関連するNFE Tを駆動し、それによって真ビット線がメモリ要素の反 20 転となり、また補ビット線がメモリ要素の状態となる。 次いで各ビット線が反転され、それによって出力線がメ モリ要素の状態を反映するようになる。

【0011】CAMの主要な利点はスピードである。C AMはデータの関連付けによる並列探索を行うのに非常 に適している。さらに、キー・レジスタ112を使用す ることにより、ワード全体またはワード内の特定フィー ルドの探索が可能となる。しかしながら、САМは、各 エントリが突合せのための論理回路及び記憶能力を必要 とするため、一般にランダム・アクセス・メモリより高 30 本発明の趣旨及び範囲から逸脱するものでないことが、 価である。このため、CAMはCPUに関連するメモリ 管理装置におけるような、探索時間が非常にクリティカ ルで短時間でなければならないようなアプリケーション に使用される。

【0012】従来技術のCAMにおいては、ストローブ は最も遅い一致線の後に起こるようにタイミングを設定 しなくてはならず、そうしないとワード線が正しくない 状態に置かれる恐れがあった。しかし、一致線とストロ ーブの間の大きな時間マージン分だけ C A Mのパフォー マンスが低下していた。したがって、ストローブ線のタ イミングはCAMのパフォーマンスにとってクリティカ ルであった。一致線とストローブの間のこうした競争状 態は、CAMの設計にエラーが生じる大きな危険を増大 させていた。

【0013】したがって、本技術分野ではストローブと 一致線の間の競争状態を解消するCAMを実施する方法 及びシステムが必要とされている。

#### [0014]

【発明が解決しようとする課題】本発明の目的は、より 効率的なデータ処理システムを提供することである。

【0015】本発明の他の目的は、従来技術による内容 アドレス可能メモリに見られるストローブ、及びそれに 付随するストローブと一致線の間の競争状態を解消す る、完全連想式内容アドレス可能メモリを実施するシス テムを提供することである。

#### [0016]

【課題を解決するための手段】本発明の前記その他の目 的は、ストローブの必要をなくしCAMの全体的パフォ ーマンスを改善する完全連想式 C A Mを実施するシステ NFET312を駆動する。NFET310と312の 10 厶によって達成される。本発明のCAMは、一致するも のがある場合、CAMの1つのエントリだけが印加され たアドレスに一致するという事実を利用する。あるCA Mエントリが、印加されたアドレスに一致した場合、そ のアドレスは他のCAMエントリには一致しなかったと 想定できる。したがって、メモリ・アレイ内のあるエン トリにアクセスするためには、メモリ内のこの特定の一 致エントリに対応していない C A Mエントリの一致線 は、それぞれ事前充電状態のままであると判断できる。 このような他の状態情報を用いることにより、ストロー ブを使用せずに適切なメモリ・ビットを選択することが できる。

> 【0017】以下の詳細な説明がより良く理解できるよ うに、本発明の特徴及び技術的利点の概要を大まかに述 べた。本発明の特許請求の範囲の主題をなす、発明の追 加の特徴及び利点については以下で述べる。ここに開示 する概念及び特定の実施形態は、本発明と同じ目的を実 行するため修正を加えたり、他の構造を設計するための 基礎として容易に使用できることが当業者には理解され よう。そのような同等な構成が特許請求の範囲で定める 当業者には認識されよう。

#### [0018]

【発明の実施の形態】本発明を実施するための代表的な ハードウェア環境を図6に示す。図6は、Power PCマ イクロプロセッサなどの、少なくとも1つの中央演算処 理装置(CPU) 410と、システム・バス412を介 して相互接続される他のいくつかの装置を有する本発明 によるワークステーションの、代表的なハードウェア構 成を示す。図6に示したワークステーションは、読取り 40 専用メモリ (ROM) 414と、ランダム・アクセス・ メモリ(RAM)416と、ディスク装置420やテー プ・ドライブ440などの周辺装置をバス412に接続 するための入出力(I/O)アダプタ418と、キーボ ード424、マウス426、スピーカ428、マイクロ フォン432、及び/あるいはタッチ・スクリーン装置 (図示せず) などその他のユーザのインターフェース装 置をバス412に接続するためのユーザ・インターフェ ース・アダプタ422と、このワークステーションをデ ータ処理ネットワークに接続するための通信アダプタ4 50 34と、バス412を表示装置438に接続するための

表示アダプタ436を含む。

【0019】СРИ410内には、本発明を実施した少 なくとも1つの内容アドレス可能メモリ(САМ) 44 Oがある。CAM440は、比較アレイ及びメモリ・ア レイを有する点で図1に示したCAMと同じである。C AM440は完全連想式である。CPU410は、高速 のデータ・ルックアップを必要とするあらゆる目的のた めにCAM440を使用することができる。例えば、ブ ロック・アドレス変換装置として典型的に用いられる。

7

4つのエントリ0~3を有する比較アレイ510、比較 アレイ510のエントリに対応する4つのRAMエント リ0~3を有するメモリ・アレイ512、及びRAMエ ントリからの選択に使用されるMUX514を含む。メ モリ・アレイ512はRAM416内にあってもよい し、САМ440内の別のメモリ空間にあってもよい。

【0021】複数のアドレス線516が、アドレスを比 較アレイ510に印加するために使用される。比較アレ イ510の各エントリは対応するミス線を有し、そのエ ントリがアドレスと一致しない場合にそのミス線がアサ ートされる。エントリOのミス線はRAMエントリ1に 接続され、エントリ1のミス線はRAMエントリ0に接 続される。さらに、エントリ0と1のミス線は共にAN Dされ、その結果生じる出力はMUX514に送られ る。エントリ2と3も同様に構成されている。

【0022】図7のブロック図にしたがってCAM44 ○を実施する論理回路が図8~図11に示されている。 図8及び図9は比較アレイの好ましい実施形態を示し、 図10及び図11はメモリ・アレイ・ビット・スライス の好ましい実施形態を示す。これらの回路が一緒になっ て、本発明のCAMを実施する。なお、図8は1点鎖線 で図9に続き、図10は1点鎖線で図11に続く。

【0023】なお、図8~図11に示す回路は例示的な ものにすぎない。図8及び図9に示すものと同様の本発 明による比較アレイは、アドレス線及びエントリをいく つ有していてもよい。同様に、メモリ・アレイも図10 及び図11に示すものと同じように、ビット・スライス をいくつ有していてもよい。さらに、各ビット・スライ スは、比較アレイ中の各エントリがビット・スライス内 に対応するエントリを有する限り、エントリをいくつ有 していてもよい。アドレス線、エントリ、及びビット・ スライスの数は、データ処理システムで使用される特定 のアドレス・フォーマットとワード・サイズによって決

【0024】図8及び図9はメモリ・アレイにアクセス するために用いられる回路を示す。この回路は、アドレ スがCAM内のエントリに一致するかどうかを判断す る。図8及び図9の回路は、アドレスのビットを供給す るための4つのアドレス線610-616を有する。さ らに、この回路はCAMアドレスを保持するための4つ 50 NFET712のソースに接続される。ミス1線はNF

のエントリ (エントリ0~3) を有する。エントリ0な どの各エントリは、4つのXORゲート626、63 0、634、638を有し、各XORゲートは対応する NFET628、632、636、640のゲートを駆 動する。各XORゲート626、630、634、63 8は、関連するメモリ要素642~648及び対応する アドレス線610~616からの入力を受け取る。メモ リ要素の設計、ロード、読取りは当業界で公知であり、 ここで論じる必要はない。あるエントリの各NFETの 【0020】図7にCAM440の概要を示す。図7は 10 ドレインは、そのエントリ用の一致線に接続される。例 えば、エントリ0のNFET628、632、636、 640のドレインは、一致線0に接続される。

> 【0025】PFET650~656は、各一致線をV № に事前充電する(以下「高」または「1」と称す る)。また、各一致線はその出力で反転され、ミス信号 0~3を生ずる。さらに、ミス0はミス1とANDされ てミス信号01を生じ、ミス2はミス3とANDされて ミス信号23を生ずる。

【0026】使用に際しては、引数がアドレス線610 20 ~616に印加される。あるアドレス線上の信号がメモ リ要素に一致しない場合、その素子の一致線は低に駆動 される。例えば、アドレス線610が1でありメモリ要 素642が0である場合、XORゲート626は高信号 をNFET628のゲートに送る。次いでNFET62 8は一致線0を低に駆動する。一致線0は反転され、し たがって、ミス0線は高である。

【0027】引数があるエントリのすべてのメモリ要素 に一致する場合、そのエントリの一致線は高状態に事前 充電されたままとなる。その一致線が反転され、したが 30 ってそのエントリのミス線は低になる。

【0028】図10及び図11は、図9のミス信号を用 いた本発明のメモリ・アレイ・ビット・スライスを示 す。ミス信号0~3、ミス01、及びミス23がビット ・スライスに入力される。ビット・スライス中の回路 が、これらの入力信号を用いて、そのビット・スライス 中の印加されたアドレスに一致するビットの状態を反映 する真出力及び補出力を生ずる。

【0029】図10及び図11のビット・スライスは、 CAM440内の各エントリごとに1つずつ、合計4つ 40 のメモリ要素を有する。各素子の真信号及び補信号は別 々のNFETのゲートに接続される。各NFETのドレ インは、ミス信号によって駆動される他のNFETのソ ースに接続される。後者のNFETのドレインは、PF ETにより高に事前充電された線に接続され、ミス01 及びミス23信号を使用してビット・スライスからの適 切な出力を選択するマルチプレクサ(MUX)と接続す

【0030】例えば、メモリ要素708はNFET71 0のゲートを駆動する。NFET710のドレインは、

ET712のゲートを駆動する。NFET712のドレインは、PFET714により高に事前充電されている線に接続され、インバータ716によって反転されてからNFET718のゲートに接続される。NFET718のソースはNFET720のドレインに接続される。NFET718のドレインはPFET722により高に事前充電され、インバータ724により反転されてビット・スライスの真出力になる。

【0031】図10のエントリ0が、CAM440に供 10 給される引数に一致すると仮定する。したがって、SA0とSA01は低であり、 $SA1\sim3$ とSA23は高である。またメモリ要素SA08が「1」の値を有すると仮定する。

【0032】したがって、NFET712は、インバータ716に接続された線を低に駆動する。その結果、NFET718は高に駆動されることになる。ミス23は1であり、そのためNFET720がNFET718のソースを低に駆動する。NFET718のドレインからの信号は反転され、その出力は、メモリ要素708の適20切な真の値である1となる。図10及び図11の回路が、可能な入力のあらゆる組合せに応じて正しい真出力及び補出力を提供することを、当業者は即座に了解するであろう。

【0033】まとめとして、本発明の構成に関して以下の事項を開示する。

【0034】(1)複数のCAMエントリを有する比較 アレイと、それぞれある値を有するメモリ要素を有する 複数のRAMエントリを有するメモリ・アレイとを備え る内容アドレス可能メモリであって、前記比較アレイ が、アドレスを受信するアドレス受信手段と、前記アド レスをCAMエントリと比較して前記アドレスがCAM エントリと一致するかどうかを決定する比較手段と、各 CAMエントリごとにそれがアドレスと一致しているか どうかを示すミス出力信号を発生し、かつ前記ミス出力 信号の論理的組合せを表す組合せ出力信号を発生するた めの第1の出力手段とを備え、前記メモリ・アレイが、 前記比較アレイから前記ミス出力信号及び前記組合せ出 力信号を受信するための出力受信手段と、前記ミス出力 信号及び前記組合せ出力信号からRAMエントリを選択 40 モリ。 するための選択手段と、選択されたRAMエントリのメ モリ要素の値を示すRAM出力信号をメモリ・アレイか ら発生するための第2の出力手段とを備える、内容アド レス可能メモリ。

(2)前記 R A M出力信号が、選択された R A Mエントリの値の真数及び補数を示すことを特徴とする、上記

(1) に記載の内容アドレス可能メモリ。

(3) 前記アドレス受信手段が複数のアドレス線を含む ことを特徴とする、上記(1) に記載の内容アドレス可 能メモリ。

- (4) 前記比較手段が、CAMエントリに関連する複数のCAMメモリ要素と、CAMエントリに関連し、それぞれがCAMメモリ要素及びアドレス受信手段からの入力を受信する複数のXORゲートと、ドレインを有し、それぞれがXORゲートによって駆動される複数のNFETと、高低の状態を有し、CAMエントリに関連し、各NFETのドレインがそれに接続される、一致線とを備えることを特徴とする、上記(1) に記載の内容アドレス可能メモリ。
- (5) 前記一致線が高に事前充電されており、XORゲートにより受信されたCAMメモリ要素からの入力がアドレス受信手段からの入力と一致しない場合に、NFETによって低に駆動されることを特徴とする、上記
- (4) に記載の内容アドレス可能メモリ。
- (6) 前記第1の出力手段が、それぞれがCAMエントリに関連し、ある状態を有する複数の一致線と、それぞれが一致線の状態を反転し、それによってミス信号を生成する複数のインバータと、それぞれが複数のミス信号の状態を比較して組合せ信号を出力する複数の論理ゲートとを備えることを特徴とする、上記(1)に記載の内容アドレス可能メモリ。
- (7) 前記論理ゲートがANDゲートであることを特徴とする、上記(6) に記載の内容アドレス可能メモリ。
- (8) 前記出力受信手段が、前記第1の出力手段から受信された複数のミス線を備えることを特徴とする、上記 (1) に記載の内容アドレス可能メモリ。
- (9) 前記選択手段が、ソースとドレインを有し、それぞれがRAMエントリに関連しかつRAMエントリの値によって駆動される複数の第1のNFETと、ソースと30 ドレインを有し、それぞれのソースが第1のNFETのドレインに接続されかつそれぞれが比較アレイから受信したミス出力信号によって駆動される複数の第2のNFETと、第2のNFETのドレイン及び組合せ出力信号に接続された出力選択手段とからなり、前記出力選択手段が、組合せ出力信号を用いてアドレスと一致するエントリの値を選択することを特徴とする、上記(1)に記載の内容アドレス可能メモリ。
  - (10)前記出力選択手段がマルチプレクサであることを特徴とする、上記(9)に記載の内容アドレス可能メモリ。
- (11)メモリ・アドレス要求を内容アドレス可能メモリに送る処理装置と、複数のCAMエントリを有する比較アレイと、それぞれある値を有するメモリ要素を有する複数のRAMエントリを有するメモリ・アレイとを備える、内容アドレス可能メモリからデータを検索するためのデータ処理システムであって、前記比較アレイが、アドレス受信用のアドレス受信手段と、前記アドレスをCAMエントリと比較して両者が一致するかどうかを決定するための比較手段と、各CAMエントリごとにそれがアドレスと一致するかどうかを示す出力信号を発生

し、かつ前記ミス出力信号の論理的組合せを表す組合せ 出力信号を発生するための第1の出力手段とを備え、前 記メモリ・アレイが、比較アレイから前記ミス出力信号 及び前記組合せ出力信号を受信するための出力受信手段 と、ミス出力信号及び組合せ出力信号からRAMエント リを選択するための選択手段と、選択されたRAMエン トリのメモリ要素の値を示すRAM出力信号をメモリ・ アレイから発生し、該RAM出力信号を処理装置に送る ための第2の出力手段とを備える、データ処理システ  $L_{\circ}$ 

11

- (12) 前記RAM出力信号が、選択されたRAMエン トリの値の真数及び補数を示すことを特徴とする、上記 (11) に記載のデータ処理システム。
- (13) 前記アドレス受信手段が複数のアドレス線を備 えることを特徴とする、上記(11)に記載のデータ処 理システム。
- (14) 前記比較手段が、CAMエントリに関連する複 数のCAMメモリ要素と、CAMエントリに関連し、そ れぞれがCAMメモリ要素及びアドレス受信手段からの 入力を受信する複数のXORゲートと、ドレインを有 し、それぞれがXORゲートにより駆動される複数のN FETと、高低の状態を有し、CAMエントリに関連 し、各NFETのドレインがそれに接続される一致線と を備えることを特徴とする、上記(11)に記載のデー タ処理システム。
- (15) 前記一致線が高に事前充電されており、XOR ゲートによって受信されたCAMメモリ要素からの入力 がアドレス受信手段からの入力と一致しない場合に、N FETにより低に駆動されることを特徴とする、上記 (14) に記載のデータ処理システム。
- (16) 前記第1の出力手段が、それぞれがCAMエン トリに関連し、ある状態を有する複数の一致線と、それ ぞれが一致線の状態を反転し、それによってミス信号を 生成する複数のインバータと、それぞれが複数のミス信 号の状態を比較して組合せ信号を出力する複数の論理ゲ ートとを備えることを特徴とする、上記(11)に記載 のデータ処理システム。
- (17) 前記論理ゲートがANDゲートであることを特 徴とする、上記(16)に記載のデータ処理システム。
- (18) 前記出力受信手段が、第1の出力手段から受信 40 428 スピーカ した複数のミス線を備えることを特徴とする、上記(1 1) に記載のデータ処理システム。
- (19) 前記選択手段が、ソースとドレインを有し、そ れぞれがRAMエントリに関連しかつRAMエントリの 値によって駆動される複数の第1のNFETと、ソース とドレインを有し、それぞれのソースが第1のNFET のドレインに接続されかつそれぞれが比較アレイから受 信したミス出力信号によって駆動される複数の第2のN

FETと、第2のNFETのドレインと組合せ出力信号 とに接続された出力選択手段とからなり、前記出力選択 手段が組合せ出力信号を用いて前記アドレスと一致する エントリの値を選択することを特徴とする、上記(1 1) に記載のデータ処理システム。


(20) 前記出力選択手段がマルチプレクサであること を特徴とする、上記(19)に記載のデータ処理システ


#### 【図面の簡単な説明】


- 【図1】従来の内容アドレス可能メモリ (САМ) を示 10 す図である。
  - 【図2】従来のCAMの比較アレイの一部を示す図であ
  - 【図3】従来のCAMの比較アレイの残りの部分を示す 図である。
  - 【図4】従来のCAMのメモリ・アレイ・ビット・スラ イスの一部を示す図である。
  - 【図5】従来のCAMのメモリ・アレイ・ビット・スラ イスの残りの部分を示す図である。
- 【図6】本発明を実施したデータ処理システムを示す図 である。
  - 【図7】本発明のCAMを示す図である。
  - 【図8】本発明の比較アレイの一部を示す図である。
  - 【図9】本発明の比較アレイの残りの部分を示す図であ
  - 【図10】本発明のメモリ・アレイ・ビット・スライス の一部を示す図である。
  - 【図11】本発明のメモリ・アレイ・ビット・スライス の残りの部分を示す図である。


## 【符号の説明】


- 410 中央演算処理装置(CPU)
- 412 システム・バス
- 414 読取り専用メモリ (ROM)
- 416 ランダム・アクセス・メモリ (RAM)
- 418 入出力(I/O)アダプタ
- 420 ディスク装置
- 422 ユーザ・インターフェース・アダプタ
- 424 キーボード
- 426 マウス
- 432 マイクロフォン
- 434 通信アダプタ
- 438 表示装置
- 440 アドレス可能メモリ (CAM)
- 510 比較アレイ
- 512 メモリ・アレイ
- 5 1 4 MUX.
- 516 アドレス線

















## フロントページの続き

(72)発明者 ドチルド・アルバート・エヴァンス アメリカ合衆国05495 バーモント州ウィ リストンシーダー・レーン 218 (72)発明者 レイド・アレン・ウィストート アメリカ合衆国05494 バーモント州ウェ ストフォード ミルトン=ウェストフォー ド・ロード 448